Siliziumkarbid (SiC) ist eine etablierte Gerätetechnologie mit klaren Vorteilen gegenüber Silizium (Si)-Technologien (einschließlich Si-Superjunction (SJ) und Isolierschicht-Bipolar-Transistoren (IGBTs)) in Hochspannungsanwendungen zwischen 900 V und mehr als 1200 V mit hoher Schaltfrequenz.
Die vor kurzem erfolgte Einführung der 650 V SiC MOSFET-Produkte hat den SiC-Anwendungsbereich zusätzlich erweitert, da IGBTs nun leicht ersetzt werden können. Damit übernahm die Technologie einen Teil des Si-SJ-Anwendungsbereichs und bietet im Mittelspannungsbereich eine Alternative zu Galliumnitrid (GaN).
Bei der Ersetzung von Si-Geräten durch SiC-Geräte oder der Entwicklung neuer Designs auf SiC-Basis müssen Ingenieure die verschiedenen Merkmale, Fähigkeiten und Vorteile von SiC berücksichtigen, um den Erfolg sicherzustellen. Im Folgenden finden Sie eine Liste mit Tipps zu SiC-Designs von den Experten bei Wolfspeed.
RDS(ON)-Abweichung mit Temperatur
Ein wesentlicher Vorteil von SiC ist der niedrige RDS(ON), der sich in einem breiten Temperaturbereich lediglich um das 1,3- bis 1,4-Fache ändert. Bei Si- oder GaN-Geräten kann sich der RDS(ON) im Temperaturbereich zwischen der Nenntemperatur von 25 °C und der Sperrschichttemperatur zwischen 120 ºC und 140 ºC (Abbildung 1) in der Praxis verdoppeln bis verdreifachen. Daher ist es wichtig, das Datenblatt sorgfältig zu lesen und den korrekten I2R oder Leitungsverlust anzugeben.
Abbildung 1: ein Si- oder GaN-Gerät mit 60 mΩ könnte bei > 120 mΩ heiß sein,
während ein SiC-Gerät mit 90 mΩ bei > 120 mΩ heiß sein würde.
Keine Kniespannung
IGBTs sind für einen thermischen Designpunkt bei vollem Nennstrom optimiert. Unterhalb dieses Punkts liegt die exponenzielle VCE(sat) „Kniespannungskurve“ (Abbildung 2). Die VDS-Eigenschaften von SiC MOSFETs sind linear. Daher bieten sie an jedem Punkt unterhalb des vollen Nennstroms einen niedrigeren Leitungsverlust.
Abbildung 2: Vergleich zwischen einem IGBT mit 50 A und einem SiC-Gerät mit 50 A
MOSFET im Modul bei Tj = 150 °C. Bei einem Drittel Nennstrom
beträgt der Verlust des SiC-Geräts die Hälfte des Verlusts des IGBT.
Dies ist besonders beim Design von Elektrofahrzeug-Antriebssträngen nützlich, da hier der Antriebszyklus in der Regel unterhalb des vollen Nennstroms liegt. Bei paralleler Verwendung verschärft die VCE(sat)-Kurve des IGBT das Problem.
Designer müssen den thermischen Designpunkt und das Missionsprofil daher sorgfältig berücksichtigen.
Effektive Schaltfrequenz
Die effektive Schaltfrequenz (ESF) wird als die maximale Frequenz in einer hart geschalteten Anwendung definiert, die ein Gerät beim IC100-Nennwert mit einem Rechteck-Arbeitszyklus von 50 % aushalten kann, ohne die für das Gerät angegebene maximale Leistungsaufnahme unter Betriebsspannung zu überschreiten. Oder:
ESF = PDmax(1 – Arbeitszyklus)
ET
Wobei:
PDmax der Wert für die maximale Leistungsaufnahme ist,
Arbeitszyklus 50 % ist und
ET die gesamte Schaltenergie bei 800 V, 175 ºC und dem im Datenblatt angegebenen Gate-Widerstand (Rg) ist.
Das theoretische ESF eines Wolfspeed SiC MOSFET mit 40 mΩ ist im Vergleich zu dem eines Si-Geräts mit 40 mΩ Si 10-mal höher. Während dies einen Einblick in die Möglichkeiten der SiC-Technologie bietet, setzen in der Praxis Kühlung, Magnetik und Kosten der Schaltfrequenz Grenzen.
Die Kühlungskosten steigen zwar, die passiven Stücklistenkosten für Induktoren und Kondensatoren nehmen jedoch mit der Schaltfrequenz ab. Im Fall von IGBTs liegt die optimale Frequenz oberhalb von 18 kHz. Hier überschneiden sich die Kurven für Kühlungskosten und Einsparungen bei passiven Stücklisten. Aufgrund des niedrigeren Leitungsverlusts liegt die optimale Frequenz bei SiC MOSFETs oberhalb von 60 kHz (Abbildung 3).
Abbildung 3: Frequenzoptimierung berücksichtigt
die Grenzen, die der Schaltfrequenz in der Praxis
durch Kühlungs- und Stücklistenkosten gesetzt werden.
Designer müssen beachten, dass es eine Grenze für die Minimierung der Induktorenzahl gibt, besonders, wenn das System an das Stromversorgungsnetz angeschlossen ist. Während SiC-Geräte an sich teurer als IGBTs sind, führt das frequenzoptimierte Design auf der Systemebene zu Einsparungen in Höhe von 20 % bis 25 %.
Optimierung für Anwendungen
Die Spitzenleistung (Figure of Merit, FoM) eines MOSFET wird durch die unten angezeigte Gleichung definiert. Die Idee dahinter ist, dass ein niedrigerer RDS(ON) einen niedrigeren Leitungsverlust bedeutet, während eine niedrigere Gate-Ladung, Qg, einen niedrigeren Schaltverlust bedeutet. Der Gesamtverlust wird minimiert, wenn ihr Produkt, die FoM, minimiert wird.
FoM = RDS(ON) x QG
Eine Untersuchung des Verhältnisses von Ausgangsstrom und Ausgabeleistung zu den Schaltfrequenzeigenschaften von zwei der verfügbaren Wolfspeed-Module mit der höchsten Leistungsdichte zeigt, dass Designer das optimale Produkt für ihre Anwendung sorgfältig auswählen müssen (Abbildung 4). Das Modul CAB450M12XM3 mit 450 A ist für einen sehr niedrigen RDS(ON) optimiert, während das Modul CAB400M12XM3 mit 400 A für die FoM optimiert ist. Bei mehr als 15 kHz stellt das 400-A-Modul einen höheren Ausgangsstrom und eine höhere Ausgabeleistung bereit.
Abbildung 4: In diesem Beispiel beträgt FSW 15 kHz.
Nach dem Kreuzungspunkt kann CAB400M12XM3
einen höhere Stromstärke als CAB450M12XM3 bereitstellen.
Für einen Motorantrieb, der in der Regel bei weniger als 20 kHz betrieben wird, ist das Modul mit höherer Stromstärke effektiv. Im Fall von Solarstrominvertern mit einem Schaltbereich zwischen 48 kHz und 60 kHz ist das 400-A-Modul die bessere Wahl.
VDS-Robustheit und Derating
Für IGBTs werden in der Regel 1,2 kV angegeben, wobei die VDS-Durchbruchsspannung nahe bei 1,25 kV liegt. Für die SiC MOSFETs von Wolfspeed werden zwar 1,2 kV angegeben, ihre Durchbruchsspannung liegt jedoch in der Regel um mehrere hundert Volt höher. In Luft- und Raumfahrtanwendungen, bei denen Designer aufgrund der kosmischen Strahlung ein Derating ausführen müssen, kann die Robustheit von SiC-Geräten einen Vorteil darstellen.
Sperrerholung
Designer achten vielleicht nicht so sehr auf diesen Aspekt, wenn sie weiche Schaltungen oder asymmetrische Designs verwenden. Die Sperrerholung (Qrr) ist jedoch für symmetrische Designs wichtig, einschließlich Abwärts-, Aufwärts- und Totempfahl-PFCs. Ein Wolfspeed SiC MOSFET mit 650 V würde einen Qrr von 11 nC für eine Sperrerholungszeit (Trr) von 16 ns haben; ein typisches Si MOSFET mit 650 V würde einen Qrr von 13 µC für eine Trr von 725 ns haben.
Kelvin Source Pin
Der Kelvin Source Pin – eine Kelvin-Verbindung, die sich so nahe wie möglich an der Quellverbindung des MOSFET-Chips befindet – wird zur Minderung der Induktanz verwendet, die durch die internen Bonddrähte der MOSFETs entsteht. Der Kelvin Source Pin hat kritische Bedeutung, um den Vorteil der hohen Schaltfrequenz von SiC-Geräten zu bewahren.
Der Kelvin Source Pin wirkt sich auch auf den Schaltverlust aus. Bei einem IDS von 30 A liegt der gesamte Schaltverlust eines TO-247-3 SiC MOSFET ohne Kelvin-Pin bei einer Quellinduktanz von 12 nH nahe bei 430 µJ (Abbildung 5). Dasselbe Produkt weist in einem TO-247-4-Gehäuse mit Kelvin Source Pin beim selben IDS lediglich einen Schaltverlust von 150 µJ auf. Durch die Verwendung eines kleineren Gehäuses wie des TO-263-7 oder des oberflächenmontierten D2PAK-7 werden die inhärente Quellinduktanz und die Verluste weiter reduziert.
Abbildung 5: Der Kelvin Source Pin trägt zur Vermeidung
der Induktanz in der Gate-Treiberschleife bei
und reduziert den Schaltverlust.
Überlegungen zum Gate-Treiber
In Bezug auf den Antrieb von SiC MOSFETs müssen Designer daran denken, dass ein negativer Gate-Treiber benötigt wird, um eine harte Abschaltung sicherzustellen. Bei einem Si MOSFET wird jedoch ein positiver Gate-Treiber verwendet, um das Gerät einzuschalten. Andere SiC-spezifische Faktoren, die berücksichtigt werden müssen, sind:
- • Schnellerer dV/dt und angegebener Gleichtaktschwankungsimmunität (Common-Mode Transient Immunity, CMTI) >100 kV/µs
- • Kontinuierliche Spitzenbetriebsspannung (VIORM) von bis zu 1,7 kV
- • In der Regel höhere Ausgangstreiberkapazität von bis zu 10 A
- • Laufzeitverzögerungs- und Kanaldiskrepanzzeit in der Regel <>
- • Aktive Miller-Klemme erforderlich aufgrund der höheren Schaltgeschwindigkeiten und des etwas niedrigeren Schwellenwerts von 2 V
- • Schneller Kurzschlussschutz aufgrund des kleineren SiC-Chips (<>
Abgesehen hiervon unterscheiden sich der Antrieb von SiC-Geräten und von Si-Geräten nicht.
Umgang mit EMI
Da die angestrebten Schaltfrequenzen für SiC-Geräte in der Regel höher liegen und die Anstieg- und Abfallzeiten von SiC-Geräten sehr viel kürzer als diejenigen von Si-Produkten sind, tendieren Ingenieure möglicherweise zu der Annahme, dass dies zu größeren EMI-Problemen führt.
Dies hat jedoch keine Auswirkungen auf das Niedrigfrequenzrauschen oder die Größe des Differenzialmodus-Entstörfilters, die im Vergleich zu Si-Geräten benötigt wird. Es hat zwar Auswirkungen auf das Leitungsmodusrauschen am Eingangsanschluss, jedoch lediglich im Megahertz-Bereich. Diese Hochfrequenz-EMI kann genau wie bei Si-Geräten durch die Verwendung von Hochfrequenzmaterial und eines Kondensators zur EMI-Unterdrückung abgeschwächt werden.
Breiter Anwendungsbereich
SiC-Geräte werden heute in Anwendungen wie 200-kW-UPS, 180-kW-Elektrofahrzeug-Antriebssträngen und 10-kW-Solarstrominvertern bis hinunter zu 220-W-LED-SMPS verwendet. Bei allen Designs müssen jedoch einige wenige SiC-spezifische Designaspekte und die gewöhnlichen Grundsätze eines guten Designs beachtet werden.