Die Schnittstelle von feldprogrammierbaren Gate-Arrays (FPGAs) zu einem Analog-Digital-Wandler-Ausgang (A/D-W) ist eine häufige technische Herausforderung. Dieser Artikel enthält eine Übersicht über verschiedene Schnittstellenprotokolle und -standards sowie Anwendungstipps und -techniken für die Verwendung von LVDS (Low Voltage Differential Signaling) in Hochgeschwindigkeits-Datenwandler-Implementierungen.
Die Aufgabe wird durch die Tatsache erschwert, dass A/D-W eine Vielzahl digitaler Datenstile und -standards verwenden. CMOS mit einer einzigen Datenrate (SDR; Single data rate) ist für Datenschnittstellen mit niedrigerer Geschwindigkeit, typischerweise unter 200 MHz, sehr verbreitet. In diesem Fall werden die Daten an einer Taktflanke vom Sender übertragen und an der anderen Taktflanke vom Empfänger empfangen. Dies stellt sicher, dass die Daten genügend Zeit haben, sich zu beruhigen, bevor sie vom Empfänger abgetastet werden. Im DDR-CMOS (Double Data Rate; doppelte Datenrate) wechselt der Sender Daten bei jeder Taktflanke. Auf diese Weise können doppelt so viele Daten in der gleichen Zeit wie bei SDR übertragen werden. Der Zeitpunkt für die ordnungsgemäße Abtastung durch den Empfänger ist jedoch komplizierter.
In diesem Artikel von Analog Devices werden die Standardschnittstellen – SPI, I 2 C, SPORT, LVDS und JESD204A – beschrieben, die zum Verbinden eines FPGA mit einem A/D-W verwendet werden, und wie die Schnittstelle von FPGAs zu A/D-W weiterhin eine Herausforderung darstellt, da die Datenrate mit neuen, schnelleren Protokollen weiter steigt.