Beschleunigung des Designs kostensensitiver IoT-Geräte mit MAX 10 FPGAs

Die mit fortschrittlichen Eigenschaften ausgestatten MAX 10 FPGAs wurden für die effiziente Implementierung eingebetteter Produkte optimiert und zeichnen sich durch ihre Benutzerfreundlichkeit aus. Der Aufbau von MAX 10-Anwendungen ist dank der vielseitigen Entwicklungskits und Designbeispiele von Altera sowie einer starken Benutzer-Community einfach.

MAX 10 FPGAs reduzieren die Kosten und den Platzbedarf durch folgende Eigenschaften:

• - Interner Flash als nicht-flüchtigen Speicher des Bitstroms und der Benutzerdaten

• - 32-Bit Nios® II Softprozessor , der einen separaten Prozessor überflüssig macht

• - Remote-Upgrade-Funktion, durch die sich ein separater Konfigurations-Controller erübrigt

• - Interne PLLs für ein fortschrittliches Taktmanagement

• - Optionale zentrale Stromversorgung zur Reduzierung der Leiterplattenschichten und des Bedarfs mehrerer Regler

• - Integrierter 12-Bit-SAR-A/D-W mit mehreren Kanälen, der einen externen Analog-Digital-Wandler überflüssig macht

• - Integrierte Temperaturerfassungsdiode, durch die sich ein separater Temperatursensor erübrigt

• - Vielseitiger E/A-Ring, der die Anforderungen an Spannungspegelwandler sowie passive Komponenten reduziert

• 
  

• Ein wesentlicher Vorteil der MAX 10 FPGAs ist der interne Flash-Speicher. Durch die Integration weiterer Funktionen hat Altera den Nutzen zudem weiter erhöht. FPGAs haben normalerweise eine Anlaufzeit, in der sie das Konfigurationsbild aus dem externen Speicher lesen. Bei MAX 10 FPGAs entfällt diese Anlaufzeit, da sie von einem der internen Konfigurations-Flash-Arrays gestartet werden, die ein dynamisches, ausfallsicheres Remote-Upgrade ermöglichen. Sie haben die Möglichkeit, einen Watchdog-Timer zu aktivieren, um die Remote-Flash-Konfiguration zu überwachen. Falls die Konfiguration nicht erfolgreich ist, erfolgt ein Fallback auf ein vorheriges Bild. Durch die Integration mehrerer Flash-Arrays erhalten Sie zudem Programm- und Datenspeicher, wodurch sich häufig ein externer, nicht-flüchtiger Speicher erübrigt. 
  

• 
  MAX 10 FPGAs besitzen einen integrierten Spannungsregler, der in Verbindung mit einer einzelnen optionalen 3,0- bis 3,3-V-Spannungsversorgung die Stromkosten senkt und den Platzbedarf reduziert. Darüber hinaus ist optional ein hoch effizientes Doppelversorgungsgerät verfügbar. Der vielseitige E/A-Ring unterstützt eine Vielzahl von Single-Ended- oder Differential-E/A-Standards, einschließlich 3,3-V-LVTTL/LVCMOS. In Verbindung mit der unabhängigen E/A-Bankspannungsfunktion können Sie Umsetzungspuffer auf separaten Ebenen vermeiden. Mit jedem E/A-Element kann optional ein Schmitt-Trigger-Eingangspuffer konfiguriert werden, der für Störfestigkeit und das Entprellen von Schaltern sorgt. Jedes E/A-Element enthält zwei Register mit aktivierten Ausgängen, die für die Hochgeschwindigkeitsschnittstellen von seriellen Bussen und Speichern im DDR-Modus betrieben werden können. Open-Drain-fähige Ausgänge mit optionalen internen Pull-Up-Widerständen mit konfigurierbarer Anstiegsgeschwindigkeit und programmierbarer Stromstärke ermöglichen bei einigen Schnittstellenstandards bis zu 16 mA.

• 
  Analoge Blöcke mit A/D-Ws mit mehreren Kanälen, einer Temperaturerfassungsdiode und einem integrierten 116-MHz-Ringoszillator runden diese leistungsfähige Architektur ab. In Verbindung mit einem PWM oder Delta-Sigma-Wandlern und dem DSP Builder von Altera können Sie die MAX 10 FPGAs als Basis für Überwachungs- und Steuerungsanwendungen nutzen, die eine A/D-W-Konvertierung und Signalverarbeitung erfordern. Dank der 55-nm-NOR-Flash-Technologie von TMSC, des umfangreichen Wissens von Altera und eines leistungsfähigen Entwicklungsökosystems können Designer die flexible FPGA-Struktur des Geräts effektiv nutzen. Diese Struktur beinhaltet DSP-Blöcke, LPDDR2/DDR3-Schnittstellenfunktion, PLLs, bis zu 50.000 Logikelemente (LEs) und einen Block-RAM mit 1,6 Mbit/s. Das Herzstück des benutzerfreundlichen IP-Portfolios von Altera bildet das Qsys-Systemintegrationswerkzeug. Es bietet Entwicklern die Möglichkeit, eine Systemarchitektur zu definieren, die als Basis für eine Vielzahl von interoperablen Soft-Core-Modulen dient.

• 
  

• 

• Abbildung 1: Qsys-Entwicklungsumgebung

• Dieses Portfolio beinhaltet den weltweit vielseitigsten eingebetteten Prozessor – den 32-Bit Nios II Prozessor. Der NIOS II Prozessor kann mit dem schnellen Kern mit bis zu 130 MHz betrieben werden. Profitieren Sie zudem von einer großen Benutzer-Community sowie einer umfangreichen Betriebssystem-Unterstützung.

• 

 Abbildung 2: Architektur des Nios II Prozessors und Betriebssystem-Unterstützung

Mithilfe eines Entwicklungskits sofort starten

Entwicklungskits vereinfachen den Designprozess dank einer umfangreich dokumentierten Referenzplattform und eingebetteter Software, die eine schnelle FPGA-Designentwicklung ermöglichen. Die zahlreichen verfügbaren Kits wurden für eine breite Palette von Anwendungen optimiert. Die zugrundeliegende Hardwarearchitektur basiert auf bewährten Referenzdesignelementen. Sie haben die Möglichkeit, als Ausgangspunkt funktionsfähige Beispielprojekte zu nutzen. Dies beschleunigt die Entwicklung und minimiert Risiken. Beschleunigen Sie die Entwicklungszeit, indem Sie diese Strategie unter Verwendung der für jedes Entwicklungskit spezifischen BSPs, integrierten Netzwerk-Stacks und Gerätetreiber mit einer Vielzahl verfügbarer Betriebssysteme kombinieren.

Das Nios II Embedded Development Kit (NEEK) von Terasic bietet alle erforderlichen Eigenschaften für den Aufbau eines vollständig prozessorbasierten Systems. Die integrierte Plattform verfügt über eine Reihe von Referenzdesigns, die für unterschiedliche Anwendungen ausgelegt sind. Das Kit wurde optimiert, um ein schnelles Design benutzerdefinierter Lösungen für eingebettete Verarbeitungsanwendungen, Multimedia-Schnittstellenprodukte, Mensch-Maschine-Schnittstellen und die Videoanzeige zu ermöglichen. Das Kit bietet ein kapazitives LCD-Multimedia-Farb-Touchpanel mit nativer Unterstützung für Multi-Touch-Gesten. Zudem beinhaltet es einen 8-Megapixel-Bildsensor, einen Lichtsensor sowie einen dreiachsigen Beschleunigungsmesser. Demo-Referenzdesigns beinhalten Schnittstellen für Robotersteuerung, HDMI Rx, Abtastung, Audio und Kamera.

Abbildung 3: Terasic MAX 10 Nios II Embedded Development Kit

Das MAX 10 FPGA Development Kit von Altera wurde für eine Vielzahl von Anwendungen einschließlich HDMI- und industriellen Ethernet-Designs optimiert. Für den Nios II Prozessor ist ein eingebettetes Linux-Referenzdesign verfügbar, und Sie können von der starken Unterstützung durch eine große Online-Community profitieren. Das Entwicklungskit beinhaltet Schnittstellen für Tochterkarten und Peripheriegeräte, die HSMC- und Digilent Pmod™-kompatible Steckverbinder nutzen. Für die integrierte FPGA-Leistungsüberwachung wird die grafische Benutzerschnittstelle (GUI) des Strommonitors verwendet. Die umfangreich dokumentierte, offene Leiterplatte kann als bewährte Designplattform wiederverwendet werden.

Abbildung 4: Altera MAX 10 FPGA Development Kit

Abbildung 5: Architektur des Altera MAX 10 FPGA Development Kit

Das kostengünstige MAX 10 FPGA Evaluation Kit besteht aus einer Leiterplatte im Einstiegsbereich. Sie bietet eine integrierte FPGA-Stromversorgungsüberwachung, und die E/A-Bankspannung kann zur Pegelwandlung angepasst werden. Die Leiterplatte ist mit einem Enpiron-Netzteil von Altera ausgestattet und ermöglicht den Zugriff auf den Flash-Speicher, die A/D-W-Schnittstellen und den digitalen E/A-Ring des FPGA. Dank eines integrierten UNO R3-Schnittstellen-Steckverbinders von Arduino, der den Anschluss an kompatible Arduino Shields ermöglicht, ist das Kit extrem flexibel. Diese Funktion ermöglicht den Anschluss Tausender peripherer Leiterplatten mit Funktionen für Sensoren, Motorregler, GPS und drahtlose Transceiver. Die Leiterplatte und das Schema des Kits sind umfangreich dokumentiert und als Designmodell erhältlich.

Abbildung 6: MAX 10 FPGA-Evaluationsplatine

Abbildung 7: Architektur der MAX 10 FPGA-Evaluationsplatine

Das von Arrow erhältliche BeMicro MAX 10 Development Kit bietet Designern die Möglichkeit, das MAX 10 FPGA für eingebettete Anwendungen zu nutzen. Es beinhaltet einen Enpiron PowerSoC, 8 MB SDRAM, einen Beschleunigungsmesser, LEDs, Druckschalter und Erweiterungsmöglichkeiten. Die Erweiterungs-Header beinhalten zwei 6-polige Digilent Pmod™-Steckverbinder, zwei 4-polige Prototyping-Header sowie einen 80-poligen Kartenrandsteckverbinder. Benutzer können Entwicklungsinstrumente direkt über den integrierten USB-Blaster-Anschluss verbinden. Die Leiterplatte ist zur Designbeschleunigung in einem Leitfaden zu den ersten Schritte gut dokumentiert. Zudem bietet sie eine optimale kostengünstige Prototyping-Plattform für schnelle Entwicklungen.

Abbildung 8: BeMicro MAX 10

Abbildung 9: BeMicro MAX 10-Architektur

Die kompakte DECA MAX 10-Entwicklungsplatine von Arrow bietet eine leistungsfähige, extrem vielseitige und robuste Entwicklungsplattform. Sie ist mit DDR3-Speicher, Ethernet, Gestensensoren, HDMI TX, Audio-Ein-und Ausgang, microSD-Buchse und zwei SMA-Eingängen für die MAX 10-A/D-Ws ausgestattet. Das DECA-System wird einschließlich einer BYD-Kamera und drahtlosen WiFi-BLE-Schnittstellenmodulen geliefert, die an die beiden 46-poligen BeagleBone Black (BBB)-Erweiterungs-Header angeschlossen werden. Entwickler können das mit BLE/WIFI BeagleBone kompatible Proto Cape Kit von Arrow nutzen, das die BLE- und WiFi-Lösungen von Texas Instrument beinhaltet. Das Kameramodul ermöglicht Entwicklern zudem über einen MIPI-Videoeingang die Aufnahme von CMOS-Bildern mit 8 Megapixel.

Abbildung 10: DECA MAX 10-Entwicklungsplatine

Testen Sie sie noch heute!

Ein System auf der Basis eines eingebetteten FPGA zu entwickeln, war noch nie so einfach. MAX 10 FPGAs bieten Integrationsebenen, die tatsächlich signifikante Kosteneinsparungen ermöglichen. Dank einer Vielzahl von Entwicklungskits mit BSP-Unterstützung für Betriebssysteme und Zugang zu peripheren Erweiterungen für Sensoren oder Netzwerkkonnektivität können MAX 10 FPGAs in Anwendungen genutzt werden, für die bisher deutlich komplexere und teurere Mikrocontroller erforderlich waren. Die Einführung eines dynamischen Bildes und Flash-Uploads durch den Benutzer über eine UART-Schnittstelle mit einem Watchdog und einem ausfallsicheren Fallback ermöglichen zukunftsfähige Designs, indem sie Upgrades und die Unterstützung erleichtern. Die Risiken der Hardwareentwicklung werden dank gut dokumentierter, robuster Lösungen minimiert. Referenzdesigns und eine starke Benutzer-Community beschleunigen darüber hinaus die Softwareentwicklung. Die FPGA-Designinstrumente beinhalten zudem kostenlose webbasierte Optionen. Die auf Eclipse basierte Softwareentwicklungsumgebung von Altera vereinfacht die Softwareentwicklung und das Debugging. Besprechen Sie noch heute mit einem Altera-Mitarbeiter Ihre ersten Schritte!