Lerninhalte zur FPGA-Technologie mit LEC2 WebTechs
Registrieren Sie sich für eines dieser Webinare, in denen Halbleiter-Experten von Lattice Semiconductor Sie aus erster Hand informieren.
Die Nutzung von feldprogrammierbaren Gate-Arrays (FPGAs) nimmt in der heutigen Welt rapide zu. Die Zahl der neuen Anwendungen in eingebetteten Systemen, Industrie-IoT und weiteren Bereichen wächst ständig. FPGAs bieten eine ideale Kombination aus Kostengünstigkeit, Effizienz und einfacher Handhabung.
Um alle Vorteile von FPGAs auszuschöpfen, müssen sich Entwickler an Marktentwicklungen anpassen. Um Sie dabei zu unterstützen, die Anforderungen von heute und morgen zu erfüllen, bietet das Lattice Education Competence Center (LEC2) die nachfolgenden spezialisierten Webinare an.
| Zeitplan LEC2 Techwebs, gesponsert von Arrow Woche: 28. – 31. März 2022 |
Beschreibung | Datum Uhrzeit MESZ |
Uhrzeit PST |
System Verilog für Synthese (Theorie) |
Über die HDL-Spezifikationen, die ein digitales System auf RTL beschreiben, damit es simuliert werden kann und weitere Prozesse durch spezifische EDA-Tools für die Synthese. |
28. März 2022 9:00 - 10:00 Uhr |
0:00 – 1:00 Uhr |
System Verilog für Synthese (Praxis) |
Praxisbeispiele für die Verwendung von HDL-Spezifikationen zur Beschreibung digitaler Systeme auf RTL. |
28. März 2022 10:30 - 11:30 Uhr |
1:30 - 2:30 Uhr |
Implementierung von PCI Express Designs mit Lattice FPGAs |
Eine Zusammenfassung der wichtigsten verfügbaren Lösungen für die Implementierung von PCI Express Designs in FPGAs von Lattice. | 28. März 2022 12:00 – 13:00 Uhr |
3:00 - 4:00 Uhr |
System Verilog für Simulation (Theorie) |
HDL-Spezifikationen zur Beschreibung eines Prüfstands für ein digitales System. | 28. März 2022 13:30 – 14:30 Uhr |
4:30 - 5:30 Uhr |
System Verilog für Simulation (Praxis) |
Praktische Beispiele für die Verwendung von HDL zum Erstellen einer Testumgebung. | 28. März 2022 15:00 – 16:00 Uhr |
6:00 - 7:00 Uhr |
Implementierung von PCI Express Designs mit Lattice FPGAs |
Eine Zusammenfassung der wichtigsten verfügbaren Lösungen für die Implementierung von PCI Express Designs in FPGAs von Lattice. | 28. März 2022 16:30 – 17:30 Uhr |
7:30 - 8:30 Uhr |
Lattice Propel Builder |
Demonstration des Lattice Propel Edesign Environment Tools zur Verwaltung in Hard- und Software eingebetteter FPGA-Designs mit einem RISC-V-Prozessor. | 28. März 2022 18:00 – 19:00 Uhr |
9:00 - 10:00 Uhr |
TCL für NX-Geräte |
Während des Webinars werden wir die Lattice Radiant Design Software und Propel Design Environment verwenden, um einen vollautomatisierten TCL-basierten Projektablauf zu verwalten. | 28. März 2022 19:30 – 20:30 Uhr |
10:30 - 11:30 Uhr |
Die Bedeutung der Taktarchitektur bei einer FPGA- Implementierung |
Über die Designherausforderungen in der FPGA-Taktung und Architekturelemente, die Ihre Implementierung bei höherer Leistung berechenbarer machen. | 29. März 2022 9:00 - 10:00 Uhr |
00:00 - 1:00 Uhr |
Lattice Propel Builder |
Demonstration des Lattice Propel Edesign Environment Tools zur Verwaltung in Hard- und Software eingebetteter FPGA-Designs mit einem RISC-V-Prozessor. | 29. März 2022 12:00 - 13:00 Uhr |
3:00 - 4:00 Uhr |
TCL für NX-Geräte |
Während des Webinars werden wir die Lattice Radiant Design Software und Propel Design Environment verwenden, um einen vollautomatisierten TCL-basierten Projektablauf zu verwalten. | 29. März 2022 13:30 – 14:30 Uhr |
4:30 - 5:30 Uhr |
Zeitbeschränkungen (Theorie) |
Ein Blick auf Zeitbeschränkungen zur Beeinflussung und Steuerung der Platzierung von Designelementen und auf die Signalrouten zwischen den platzierten Elementen zur Erfüllung der Anforderungen an die Designleistung. | 29. März 2022 16:30 – 17:30 Uhr |
7:30 - 8:30 Uhr |
Zeitbeschränkungen (Praxis) |
Praktische Beispiele und Aspekte der Verwendung von globalen Zeitbeschränkungen und pfadspezifischen Einschränkungen. |
29. März 2022 18:00 – 19:00 Uhr |
9:00 - 10:00 Uhr |
Die Bedeutung der Taktarchitektur bei einer FPGA- Implementierung |
Über die Designherausforderungen in der FPGA-Taktung und Architekturelemente, die Ihre Implementierung bei höherer Leistung berechenbarer machen. | 29. März 2022 19:30 – 20:30 Uhr |
10:30 - 11:30 Uhr |
Gerätearchitektur für maschinelles Sehen |
Über quellsynchrone Schnittstellen sowie SERDES-basierte Schnittstellen und Beispiele für Software-IP- Konfigurationswerkzeuge von Lattice zur Implementierung dieser Schnittstellen. |
30. März 2022 10:30 - 11:30 Uhr |
1:30 - 2:30 Uhr |
Plumerais effiziente Edge-KI-Lösung für CrossLink-NX |
Vorstellung des KI-Beschleunigers für die CrossLink-NX-Plattform von Lattice. | 30. März 2022 12:00 – 13:00 Uhr |
3:00 - 4:00 Uhr |
Lattice Hardware Root of Trust Technologien, Cyber-Resilienz und Lieferkettenschutz |
30. März 2022 15:30 – 16:30 Uhr |
6:30 - 7:30 Uhr |
|
FPGA-Design-Technik |
Eine Überprüfung von kombinatorischen und sequentiellen Schaltungen sowie eine Diskussion über Schaltwerksysteme. | 30. März 2022 17:00 – 18:00 Uhr |
8:00 - 9:00 Uhr |
CDC |
Über die erfolgreiche Implementierung digitaler Schaltungen in ein FPGA und das Phänomen der Metastabilität sowie grundlegende Synchronisationstechniken. | 30. März 2022 18:30 – 19:30 Uhr |
9:30 - 10:30 Uhr |
Gerätearchitektur für maschinelles Sehen |
Über quellsynchrone Schnittstellen sowie SERDES-basierte Schnittstellen und Beispiele für Software-IP- Konfigurationswerkzeuge von Lattice zur Implementierung dieser Schnittstellen. |
30. März 2022 20:00 – 21:00 Uhr |
11:00 - 12:00 Uhr |
Generische Schnittstellen |
Über die Vereinfachung und Beschleunigung der Implementierung von SDR/DDR- Schnittstellen mit dem Generic Double Data Rate Input/Output (GDDR I/O) Modul von Lattice Semiconductor. |
31. März 2022 9:00 - 10:00 Uhr |
12:00am - 1:00am |
High-Speed-Schnittstellen |
Beschreibung des allgemeinen Aufbaus einer Hochgeschwindigkeitsschnittstelle und Demonstration des Modulgenerators anhand von Beispielen. | 31. März 2022 10:30 - 11:30 Uhr |
1:30 - 2:30 Uhr |
Generische Schnittstellen |
Über die Vereinfachung und Beschleunigung der Implementierung von SDR/DDR- Schnittstellen mit dem Generic Double Data Rate Input/Output (GDDR I/O) Modul von Lattice Semiconductor. |
31. März 2022 17:00 – 18:00 Uhr |
8:00 - 9:00 Uhr |
High-Speed-Schnittstellen |
Beschreibung des allgemeinen Aufbaus einer Hochgeschwindigkeitsschnittstelle und Demonstration des Modulgenerators anhand von Beispielen. | 31. März 2022 18:30 – 19:30 Uhr |
9:30 - 10:30 Uhr |
Lattice IEC 62443 Industriesicherheit und Cyber-Resilienz Überblick |
31. März 2022 20:00 – 21:00 Uhr |
11:00 - 12:00 Uhr |
Zukünftige Events
Analog Devices' webinar: Edge to Cloud, Connect & Control with Remote IO modules
This Analog Devices webinar will explain how such modules can be leveraged in the automation system and implemented today to provide more flexibility, edge node insights and connectivity to fit into an edge-to-cloud based AI-driven system.
Leider ergab Ihre Suche kein Ergebnis.